半浮栅晶体管，产业前景千亿元

新型器件在实验室检测。 　　资料图片

　　8月9日出版的最新一期《科学》杂志上，中国科学家的半浮栅晶体管（SFGT）研发成果引起世界关注，因为它有望让电子芯片的性能实现突破性提升。这篇由复旦大学微电子学院张卫教授课题组发表的最新科研论文，也是我国在该学术期刊上发表的首篇微电子器件领域原创性成果。

　　半导体加工面临物理极限，半浮栅晶体管提速节能，或突破瓶颈

　　金属—氧化物—半导体场效应晶体管（MOSFET）是目前集成电路中最基本的器件，工艺的进步让MOSFET的尺寸不断缩小，其功率密度也一直在升高。低功率的隧穿场效应晶体管（TFET）被认为是该器件发展的一大未来技术走向。而我们常用的U盘等闪存芯片则采用了另一种称为浮栅晶体管的器件，它在写入和擦除时需要较高的操作电压（接近20伏）和较长的时间（微秒级）。据专家介绍，随着器件尺寸越来越接近其物理极限，基于新结构和新原理的晶体管成为当前业界急需。

　　张卫科研团队的科学家们尝试把一个TFET和浮栅器件结合起来，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管，它具有结构巧、性能高的特点，为芯片低功耗的实现创造了条件。

　　“硅基TFET使用了硅体内的量子隧穿效应，而传统的浮栅晶体管的擦写操作则是使电子隧穿过绝缘介质。”论文第一作者王鹏飞教授解释说。“隧穿”是量子世界的常见现象，可以“魔术般”地通过固体，好像拥有穿墙术。“隧穿”势垒越低，相当于“墙”就越薄，器件隧穿所需电压也就越低。把TFET和浮栅相结合，TFET为浮栅充放电、完成“数据擦写”的操作，“半浮栅”则实现“数据存放和读出”的功能。张卫介绍说，传统浮栅晶体管是将电子隧穿过高势垒（禁带宽度接近8.9eV）的二氧化硅绝缘介质，而半浮栅晶体管的隧穿发生在禁带宽度仅1.1eV的硅材料内，隧穿势垒大为降低。这可以让半浮栅晶体管的数据擦写更加容易、迅速，整个过程都可以在低电压条件下完成，为实现芯片低功耗运行创造了条件。

　　作为一种新型基础器件，半浮栅晶体管可应用于不同的集成电路。它可以取代一部分静态随机存储器（SRAM），提高高速处理器性能；也可以应用于动态随机存储器（DRAM）领域，提高计算机内存功能。由半浮栅晶体管构成的SRAM密度相比传统SRAM大约可提高10倍；它构成的DRAM无需电容器便可实现传统DRAM全部功能，不但成本大幅降低，且集成度更高，读写速度更快。

　　半浮栅晶体管还可以应用于主动式图像传感器芯片（APS），所构成的新型图像传感器单元在面积上能缩小20%以上，且感光单元密度提高，使图像传感器芯片的分辨率和灵敏度得到提升。

　　与现有制造工艺兼容度高，更快产业化还需政府支持

　　张卫领导的团队长期以来一直从事集成电路工艺和新型半导体器件的研发。团队研究骨干为了共同的研究兴趣和目标，从世界各地陆续加入复旦大学。该团队近5年来已有多项研究成果发表于《科学》及本领域顶级国际期刊上，获得中国及美国专利授权30余项。

　　张卫介绍说，目前DRAM、SRAM和图像传感器技术的核心专利基本上都是被美光、三星、英特尔、索尼等国外公司控制。“在这些领域，中国大陆具有自主知识产权且可应用的产品几乎没有。”据预估，半浮栅晶体管作为一种基础电子器件，在存储和图像传感等领域的潜在应用市场规模达到300亿美元以上。

　　不同于实验室研究的基于碳纳米管、石墨烯等新材料的晶体管，半浮栅晶体管是一种基于标准硅CMOS工艺的微电子器件，兼容现有主流硅集成电路制造工艺，具有很好的产业化基础。张卫教授表示，半浮栅晶体管并不需要对现有集成电路制造工艺进行很大的改动。不过，新型器件还需要大量工作才能逐步实现产业化。

　　张卫表示，我国在集成电路技术上跟国际领先水平还有不小距离，产业界主要依靠引进和吸收国外成熟的技术，而缺乏核心技术。国外集成电路厂商常会以高价将落后一到两代的技术淘汰给中国企业。半浮栅晶体管的发明及产业化推广，实际上是通过新型基础器件的技术优势来弥补我国集成电路企业在核心技术上的差距。如果将新器件技术转化为生产力，中国集成电路企业可以在某些应用领域大幅减少对国外技术的依赖，并形成具有极强竞争力的自主核心技术。这需要政府和相关部门的大力支持。另外，实现半浮栅晶体管技术的产业化推广，也需要加强产学研的紧密合作。

　　拥有核心专利并不等于拥有未来的广阔市场。尽管半浮栅晶体管应用市场广阔，但前提是核心专利的优化布局。“我们的布局要做得更快一点，避免被国外的大公司很快地赶超。”张卫不无担忧。他们未来的研究工作主要集中于器件性能的优化和进一步提升等。